

古 本 国 本 日 JAPAN PATENT OFFICE

1/5事項と同一であることを証明する。 This is to certify that the annexed is a true copy of the following application as filed

with this Office

日6 月3 年1002

田 爾 年 月 日 Date of Application:

4001138712


田 麗 春 号 Application Number:

阑

Ybbncsut(s):

H

2001年 5月30日



株加及

有 許 市 報 的 Commissioner, Japan Patent Office

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Kenji YAMAGUCHI, et al.

GAU:

SERIAL NO: NEW APPLICATION

EXAMINER:

FILED:

HEREWITH

FOR:

SEMICONDUCTOR DEVICE EVALUATION METHOD AND APPARATUS, SEMICONDUCTOR DEVICE

MANUFACTURING CONTROL METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD,

AND RECORDING MEDIUM

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

SIR:

- ☐ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY

APPLICATION NUMBER

MONTH/DAY/YEAR

Japan

2001-138712

May 9, 2001

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- □ will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- □ were submitted to the International Bureau in PCT Application Number . Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- ☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
 - (B) Application Serial No.(s)
 - are submitted herewith
 - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24.913

C. Irvin McClelland

Registration Number 21,124



Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)

特2001-138712

【書類名】

特許願

【整理番号】

529789JP01

【提出日】

平成13年 5月 9日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/66

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

山口 健司

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

網城 啓之

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

五十嵐 元繁

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】

吉田 茂明

【選任した代理人】

【識別番号】

100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

特2001-138712

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【プルーフの要否】

2

【書類名】 明細書

【発明の名称】 半導体装置評価方法、半導体装置評価装置、半導体装置製造管理方法、半導体装置製造方法および記録媒体

【特許請求の範囲】

- 【請求項1】 (a) チャネル長の異なる複数の絶縁ゲート型トランジスタの、実効チャネル長Leff、および、ゲートと基板との間の容量であるゲート容量Сg、および、前記ゲートと前記ゲートが覆わない部分の基板との間の容量であるフリンジ容量Сfを、電気的測定および/または計算により求めるステップと、
- (b) 前記ステップ(a) で求めた前記ゲート容量Cgおよび前記実効チャネル長Leffをグラフ上にプロットし、前記グラフ上で外挿することによりゲート容量-実効チャネル長特性を求めるステップと、
- (c) 前記ゲート容量-実効チャネル長特性の傾きAを計算し、前記複数の絶縁ゲート型トランジスタそれぞれのゲート仕上がり長LgをLg=(Cg-Cf)/Aとして求めるステップと
- を備える半導体装置評価方法。

【請求項2】 請求項1に記載の半導体装置評価方法であって、

前記ステップ(a)において、前記実効チャネル長Leffを電気的測定および/または計算により求める代わりに、設計ゲート長Ldを用意し、

前記ステップ(b)において、前記ゲート容量-実効チャネル長特性を求める 代わりに、前記ステップ(a)で求めた前記ゲート容量Cgおよび前記設計ゲート長Ldをグラフ上にプロットし、前記グラフ上で外挿することによりゲート容量-設計ゲート長特性を求め、

前記ステップ(c)において、前記ゲート容量-実効チャネル長特性の傾きを 計算する代わりに、前記ゲート容量-設計ゲート長特性の傾きを計算して、これ を前記傾きAとする

半導体装置評価方法。

【請求項3】 請求項1または請求項2に記載の半導体装置評価方法であって、

前記ステップ(b)において、前記特性の前記外挿を線形近似により行う 半導体装置評価方法。

【請求項4】 請求項1に記載の半導体装置評価方法であって、

- (d) 前記ゲート容量-実効チャネル長特性の切片Bを求めるステップと、
- (e) 前記複数の絶縁ゲート型トランジスタの、前記ゲートと前記ゲートが覆う部分のソース/ドレイン領域との間の容量であるゲートオーバーラップ容量CGDOを、前記ゲートのゲート幅Wを用いて、CGDO=B/(2・W)-Cfとして求めるステップと

をさらに備える半導体装置評価方法。

【請求項5】 請求項1または請求項2に記載の半導体装置評価方法であって、

- (f)前記複数の絶縁ゲート型トランジスタの実効ゲート絶縁膜厚Toxeffを、前記傾きAおよび前記ゲートのゲート幅Wおよびゲート絶縁膜の誘電率 ϵ o x を用いて、Toxeff=W・ ϵ o x / Aとして求めるステップをさらに備える半導体装置評価方法。
- 【請求項6】 請求項1ないし請求項5のいずれかに記載の半導体装置評価方法を単独で、若しくは予めコンピュータに備えられたプログラムと相俟って、前記コンピュータに実行させるプログラムが記録された、コンピュータ読み取り可能な記録媒体。
- 【請求項7】 チャネル長の異なる複数の絶縁ゲート型トランジスタの、実効チャネル長Leff、および、ゲートと基板との間の容量であるゲート容量Cgを用いてグラフ上にプロットし、前記グラフ上で外挿することによりゲート容量-実効チャネル長特性を求め、前記特性の傾きAを計算する計算部と、

前記ゲートと前記ゲートが覆わない部分の基板との間の容量であるフリンジ容量Cf、および、前記傾きA、および、前記ゲート容量Cgを用いて、前記複数の絶縁ゲート型トランジスタそれぞれのゲート仕上がり長LgをLg=(Cg-Cf)/Aとして求める第1抽出部と、

前記計算部および第1抽出部を制御する制御部と を備える半導体装置評価装置。 【請求項8】 請求項7に記載の半導体装置評価装置であって、

前記計算部において、

前記実効チャネル長Leffの代わりに、設計ゲート長Ldを用い、

前記ゲート容量-実効チャネル長特性を求める代わりに、前記ゲート容量Cg および前記設計ゲート長L'dをグラフ上にプロットし、前記グラフ上で外挿する ことによりゲート容量-設計ゲート長特性を求め、

前記ゲート容量-実効チャネル長特性の傾きを計算する代わりに、前記ゲート容量-設計ゲート長特性の傾きを計算して、これを前記傾きAとする 半導体装置評価装置。

【請求項9】 請求項7または請求項8に記載の半導体装置評価装置であって、

前記計算部は、前記特性の前記外挿を線形近似により行う 半導体装置評価装置。

【請求項10】 請求項7に記載の半導体装置評価装置であって、

前記計算部は、前記ゲート容量-実効チャネル長特性の切片Bをさらに求め、 前記複数の絶縁ゲート型トランジスタの、前記ゲートと前記ゲートが覆う部分 のソース/ドレイン領域との間の容量であるゲートオーバーラップ容量CGDO を、前記ゲートのゲート幅Wを用いて、CGDO=B/(2・W)-Cfとして 求める第2抽出部

をさらに備え、

前記第2抽出部も前記制御部により制御される

半導体装置評価装置。

【請求項11】 請求項7または請求項8に記載の半導体装置評価装置であって、

前記複数の絶縁ゲート型トランジスタの実効ゲート絶縁膜厚Toxeffを、前記傾きAおよび前記ゲートのゲート幅Wおよびゲート絶縁膜の誘電率 ϵ oxを用いて、Toxeff=W・ ϵ ox/Aとして求める第3抽出部をさらに備え、

前記第3抽出部も前記制御部により制御される

半導体装置評価装置。

【請求項12】 (a) ゲート長の異なる複数の絶縁ゲート型トランジスタを、ゲートを抵抗として用いる線幅Lgの異なる複数の抵抗素子として捉え、前記複数の抵抗素子の一部(ただし複数)について前記線幅Lgを測定するステップと、

- (b) 前記複数の前記抵抗素子全てのゲートの抵抗Rgおよび実効チャネル長 Leffを、電気的測定および/または計算により求めるステップと、
- (c) 前記ステップ(a) および(b) で求めた前記線幅Lgおよび前記実効チャネル長Leffをグラフ上にプロットし、前記グラフ上で外揮することにより線幅-実効チャネル長特性を求めるステップと、
- (d) 前記線幅-実効チャネル長特性を用いて、前記複数の抵抗素子の全てについて、前記線幅Lgと前記抵抗Rgとの間の特性を求めるステップとを備える半導体装置評価方法。

【請求項13】 (g)請求項1または請求項2に記載の半導体装置評価方法で得られたゲート仕上がり長Lgを用意するステップと、

- (h) 前記複数の絶縁ゲート型トランジスタのゲートの抵抗 R g を、電気的測 定および/または計算により求めるステップと、
- (i) 前記ゲート仕上がり長Lgと前記抵抗Rgとの間の特性を求めるステップと

を備える半導体装置評価方法。

【請求項14】 請求項12または請求項13に記載の半導体装置評価方法を単独で、若しくは予めコンピュータに備えられたプログラムと相俟って、前記コンピュータに実行させるプログラムが記録された、コンピュータ読み取り可能な記録媒体。

【請求項15】 チャネル長の異なる複数の絶縁ゲート型トランジスタを、ゲートを抵抗として用いる線幅Lgの異なる複数の抵抗素子として捉え、前記複数の抵抗素子の一部(ただし複数)についての、実効チャネル長Leffおよび前記線幅Lgを用いてグラフ上にプロットし、前記グラフ上で外揮することにより線幅-実効チャネル長特性を求める計算部と、

前記線幅-実効チャネル長特性を用いて、前記複数の抵抗素子の全てについて、前記線幅Lgと前記ゲートの抵抗Rgとの間の特性を求める抽出部と、

前記計算部および抽出部を制御する制御部と

を備える半導体装置評価装置。

【請求項16】 請求項1または請求項2に記載の半導体装置評価方法で得られたゲート仕上がり長Lgと前記複数の絶縁ゲート型トランジスタのゲートの抵抗Rgとの間の特性を求める抽出部と、

前記抽出部を制御する制御部と

を備える半導体装置評価装置。

【請求項17】 請求項1ないし請求項5のいずれか、または請求項12もしくは請求項13に記載の半導体装置評価方法により求めた、前記複数の絶縁ゲート型トランジスタの、前記ゲート仕上がり長Lg、前記ゲートオーバーラップ容量CGDO、前記実効ゲート絶縁膜厚Toxeffおよび抵抗Rgのうち少なくともひとつのパラメータを用いて、要求される規格に前記パラメータが合致しているかどうかを判定する判定ステップを備え、

前記判定ステップでの判定結果を半導体装置の製造条件の見直しに利用する 半導体装置製造管理方法。

【請求項18】 請求項1ないし請求項5のいずれか、または請求項12もしくは請求項13に記載の半導体装置評価方法により求めた、前記複数の絶縁ゲート型トランジスタの、前記ゲート仕上がり長Lg、前記ゲートオーバーラップ容量CGDO、前記実効ゲート絶縁膜厚Toxeffおよび抵抗Rgのうち少なくともひとつのパラメータを用いて、要求される規格に前記パラメータが合致しているかどうかを判定する判定ステップを備え、

前記判定ステップでの判定結果を不良品の排除に利用する 半導体装置製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、MOSFET (Metal Oxide Semiconductor Field Effect Trans

istor)等の絶縁ゲート型トランジスタのゲート長を評価する半導体装置評価方法および半導体装置評価装置に関し、また、その評価を半導体装置の製造管理および製造に応用した半導体装置製造管理方法および半導体装置製造方法に関する

[0002]

【従来の技術】

絶縁ゲート型トランジスタの先端デバイス開発においては、そのデバイスのゲート長を精度よく評価することが重要な課題となっている。

[0003]

ゲート長は年々、微細化が進んでおり、そのため、加工後の仕上がり寸法に、 ばらつきが生じやすくなっている。ゲート長のばらつきは回路特性のばらつきの 主要因となることから、ゲート仕上がり長を精度よく測定して、ゲート長がデバ イスの回路特性とどのような相関を有するのか分析する必要がある。

[0004]

さて、ゲート仕上がり長の測定には従来、走査型電子顕微鏡(以下、SEM (Scanning Electron Microscope)と称する)が用いられていた。そして、測定者は、表示画面上の絶縁ゲート型トランジスタのゲート仕上がり長を、同じ表示画面上に表示されたスケールと照らし合わせることで測定していた。

[0005]

【発明が解決しようとする課題】

しかし、SEMによるゲート仕上がり長の測定には以下のような問題点があった。

- (1)素子ごとにゲート仕上がり長と表示画面上のスケールとを目視により参照 する必要があり、多数のポイントの測定を行うには、多大な時間と労苦とを測定 者に要求する。
- (2) 目視によりゲート仕上がり長を測定するために、測定者によって測定値が 変動する。
- (3) ゲートのパターンが半導体装置の表面に現れていないと、測定が行えない

[0006]

そこで、この発明の課題は、多数のポイントの測定を行う場合であっても多大な時間と労苦とを要せず、かつ、測定者による測定値の変動が防止でき、かつ、ゲートパターンが半導体装置の表面に現れていない場合でもゲート仕上がり長の測定を行うことが可能な半導体装置評価方法および半導体装置評価装置を提供することにある。また、その評価を半導体装置の製造管理および製造に応用した半導体装置製造管理方法および半導体装置製造方法をも提供する。

[0007]

【課題を解決するための手段】

請求項1に記載の発明は、(a)チャネル長の異なる複数の絶縁ゲート型トランジスタの、実効チャネル長しeff、および、ゲートと基板との間の容量であるゲート容量Cg、および、前記ゲートと前記ゲートが覆わない部分の基板との間の容量であるフリンジ容量Cfを、電気的測定および/または計算により求めるステップと、(b)前記ステップ(a)で求めた前記ゲート容量Cgおよび前記実効チャネル長しeffをグラフ上にプロットし、前記グラフ上で外挿することによりゲート容量ー実効チャネル長特性を求めるステップと、(c)前記ゲート容量ー実効チャネル長特性を求めるステップと、(c)前記ゲート容量ー実効チャネル長特性の傾きAを計算し、前記複数の絶縁ゲート型トランジスタそれぞれのゲート仕上がり長しgをしg=(Cg-Cf)/Aとして求めるステップとを備える半導体装置評価方法である。

[0008]

請求項2に記載の発明は、請求項1に記載の半導体装置評価方法であって、前記ステップ(a)において、前記実効チャネル長Leffを電気的測定および/または計算により求める代わりに、設計ゲート長Ldを用意し、前記ステップ(b)において、前記ゲート容量-実効チャネル長特性を求める代わりに、前記ステップ(a)で求めた前記ゲート容量Cgおよび前記設計ゲート長Ldをグラフ上にプロットし、前記グラフ上で外揮することによりゲート容量-設計ゲート長特性を求め、前記ステップ(c)において、前記ゲート容量-実効チャネル長特性の傾きを計算する代わりに、前記ゲート容量-設計ゲート長特性の傾きを計算して、これを前記傾きAとする半導体装置評価方法である。

[0009]

請求項3に記載の発明は、請求項1または請求項2に記載の半導体装置評価方法であって、前記ステップ(b)において、前記特性の前記外挿を線形近似により行う半導体装置評価方法である。

[0010]

請求項4に記載の発明は、請求項1に記載の半導体装置評価方法であって、(d)前記ゲート容量-実効チャネル長特性の切片Bを求めるステップと、(e)前記複数の絶縁ゲート型トランジスタの、前記ゲートと前記ゲートが覆う部分のソース/ドレイン領域との間の容量であるゲートオーバーラップ容量CGDOを、前記ゲートのゲート幅Wを用いて、CGDO=B/(2・W)-Cfとして求めるステップとをさらに備える半導体装置評価方法である。

[0011]

[0012]

請求項6に記載の発明は、請求項1ないし請求項5のいずれかに記載の半導体 装置評価方法を単独で、若しくは予めコンピュータに備えられたプログラムと相 俟って、前記コンピュータに実行させるプログラムが記録された、コンピュータ 読み取り可能な記録媒体である。

[0013]

請求項7に記載の発明は、チャネル長の異なる複数の絶縁ゲート型トランジスタの、実効チャネル長Leff、および、ゲートと基板との間の容量であるゲート容量Cgを用いてグラフ上にプロットし、前記グラフ上で外挿することによりゲート容量-実効チャネル長特性を求め、前記特性の傾きAを計算する計算部と、前記ゲートと前記ゲートが覆わない部分の基板との間の容量であるフリンジ容量Cf、および、前記傾きA、および、前記ゲート容量Cgを用いて、前記複数

の絶縁ゲート型トランジスタそれぞれのゲート仕上がり長LgをLg=(CgーCf)/Aとして求める第1抽出部と、前記計算部および第1抽出部を制御する制御部とを備える半導体装置評価装置である。

[0014]

請求項8に記載の発明は、請求項7に記載の半導体装置評価装置であって、前記計算部において、前記実効チャネル長Leffの代わりに、設計ゲート長Ldを用い、前記ゲート容量一実効チャネル長特性を求める代わりに、前記ゲート容量である場合である。 量Cgおよび前記設計ゲート長Ldをグラフ上にプロットし、前記グラフ上で外揮することによりゲート容量一設計ゲート長特性を求め、前記ゲート容量一実効チャネル長特性の傾きを計算する代わりに、前記ゲート容量一設計ゲート長特性の傾きを計算して、これを前記傾きAとする半導体装置評価装置である。

[0015]

請求項9に記載の発明は、請求項7または請求項8に記載の半導体装置評価装置であって、前記計算部は、前記特性の前記外挿を線形近似により行う半導体装置評価装置である。

[0016]

請求項10に記載の発明は、請求項7に記載の半導体装置評価装置であって、前記計算部は、前記ゲート容量-実効チャネル長特性の切片Bをさらに求め、前記複数の絶縁ゲート型トランジスタの、前記ゲートと前記ゲートが覆う部分のソース/ドレイン領域との間の容量であるゲートオーバーラップ容量CGDOを、前記ゲートのゲート幅Wを用いて、CGDO=B/(2・W)-Cfとして求める第2抽出部をさらに備え、前記第2抽出部も前記制御部により制御される半導体装置評価装置である。

[0017]

請求項11に記載の発明は、請求項7または請求項8に記載の半導体装置評価装置であって、前記複数の絶縁ゲート型トランジスタの実効ゲート絶縁膜厚Tox effe、前記傾きAおよび前記ゲートのゲート幅Wおよびゲート絶縁膜の誘電率xox を用いて、xox effeW・xox Aとして求める第3抽出部をさらに備え、前記第3抽出部も前記制御部により制御される半導体装置評価装置

である。

[0018]

請求項12に記載の発明は、(a) ゲート長の異なる複数の絶縁ゲート型トランジスタを、ゲートを抵抗として用いる線幅Lgの異なる複数の抵抗素子として捉え、前記複数の抵抗素子の一部(ただし複数)について前記線幅Lgを測定するステップと、(b) 前記複数の前記抵抗素子全てのゲートの抵抗Rgおよび実効チャネル長Leffを、電気的測定および/または計算により求めるステップと、(c) 前記ステップ(a) および(b) で求めた前記線幅Lgおよび前記実効チャネル長Leffをグラフ上にプロットし、前記グラフ上で外挿することにより線幅-実効チャネル長特性を求めるステップと、(d) 前記線幅-実効チャネル長特性を求めるステップと、(d) 前記線幅-実効チャネル長特性を用いて、前記複数の抵抗素子の全てについて、前記線幅Lgと前記抵抗Rgとの間の特性を求めるステップとを備える半導体装置評価方法である。

[0019]

請求項13に記載の発明は、(g)請求項1または請求項2に記載の半導体装置評価方法で得られたゲート仕上がり長Lgを用意するステップと、(h)前記複数の絶縁ゲート型トランジスタのゲートの抵抗Rgを、電気的測定および/または計算により求めるステップと、(i)前記ゲート仕上がり長Lgと前記抵抗Rgとの間の特性を求めるステップとを備える半導体装置評価方法である。

[0020]

請求項14に記載の発明は、請求項12または請求項13に記載の半導体装置 評価方法を単独で、若しくは予めコンピュータに備えられたプログラムと相俟っ て、前記コンピュータに実行させるプログラムが記録された、コンピュータ読み 取り可能な記録媒体である。

[0021]

請求項15に記載の発明は、チャネル長の異なる複数の絶縁ゲート型トランジスタを、ゲートを抵抗として用いる線幅Lgの異なる複数の抵抗素子として捉え、前記複数の抵抗素子の一部(ただし複数)についての、実効チャネル長Leffおよび前記線幅Lgを用いてグラフ上にプロットし、前記グラフ上で外挿することにより線幅-実効チャネル長特性を求める計算部と、前記線幅-実効チャネ

ル長特性を用いて、前記複数の抵抗素子の全てについて、前記線幅Lgと前記ゲートの抵抗Rgとの間の特性を求める抽出部と、前記計算部および抽出部を制御する制御部とを備える半導体装置評価装置である。

[0022]

請求項16に記載の発明は、請求項1または請求項2に記載の半導体装置評価方法で得られたゲート仕上がり長Lgと前記複数の絶縁ゲート型トランジスタのゲートの抵抗Rgとの間の特性を求める抽出部と、前記抽出部を制御する制御部とを備える半導体装置評価装置である。

[0023]

請求項17に記載の発明は、請求項1ないし請求項5のいずれか、または請求項12もしくは請求項13に記載の半導体装置評価方法により求めた、前記複数の絶縁ゲート型トランジスタの、前記ゲート仕上がり長Lg、前記ゲートオーバーラップ容量CGDO、前記実効ゲート絶縁膜厚Toxeffおよび抵抗Rgのうち少なくともひとつのパラメータを用いて、要求される規格に前記パラメータが合致しているかどうかを判定する判定ステップを備え、前記判定ステップでの判定結果を半導体装置の製造条件の見直しに利用する半導体装置製造管理方法である。

[0024]

請求項18に記載の発明は、請求項1ないし請求項5のいずれか、または請求項12もしくは請求項13に記載の半導体装置評価方法により求めた、前記複数の絶縁ゲート型トランジスタの、前記ゲート仕上がり長Lg、前記ゲートオーバーラップ容量CGDO、前記実効ゲート絶縁膜厚Toxeffおよび抵抗Rgのうち少なくともひとつのパラメータを用いて、要求される規格に前記パラメータが合致しているかどうかを判定する判定ステップを備え、前記判定ステップでの判定結果を不良品の排除に利用する半導体装置製造方法である。

[0025]

【発明の実施の形態】

<実施の形態1>

本実施の形態は、チャネル長の異なる複数の絶縁ゲート型トランジスタの、実

効チャネル長Leff、ゲート容量Cg、フリンジ容量Cfを求め、それらのパラメータを利用して複数の絶縁ゲート型トランジスタそれぞれのゲート仕上がり長Lgを計算により算出するものである。これにより、多数のポイントの測定を行う場合であっても多大な時間と労苦とを要せず、かつ、測定者による測定値の変動が防止でき、かつ、ゲートパターンが半導体装置の表面に現れていない場合でもゲート仕上がり長の測定を行うことが可能な半導体装置評価方法および半導体装置評価装置を実現できる。また、その評価を半導体装置の製造管理に応用することで、容易に製造条件の見直しが行える半導体装置製造管理方法をも実現できる。

[0026]

図1は、被測定物たる絶縁ゲート型トランジスタ1の構造を示す断面図である。図1において、基板内にはウェルBが形成され、ウェルB内にはソース領域Sおよびドレイン領域Dが形成されている。そして、基板表面には、図示しないゲート絶縁膜を介してゲートGが形成されている。なお、ゲートGの直下にチャネル層の形成される領域CHが表示されている。

[0027]

なお図1では、ゲートGおよびゲート絶縁膜の膜厚はそれぞれ、TpolyおよびToxとして示されている。また、ソース領域Sの端部とドレイン領域Dの端部との間で形成されるチャネル層の距離である実効チャネル長Leff、ゲートGの製造仕上がり寸法であるゲート仕上がり長Lg、ゲートGの設計寸法である設計ゲート長Ldも、それぞれ示されている。

[0028]

さらに図1では、ゲート-基板間の各部に生じる静電容量も示されており、ゲートGとゲートGが覆わない部分の基板との間の容量であるフリンジ容量Cf、ゲートGとゲートGが覆う部分のソース/ドレイン領域との間の容量であるゲートオーバーラップ容量CGDO、ゲートGとチャネル層との間の容量であるチャネル容量CGCが、それぞれ示されている。

[0029]

また、図9は、絶縁ゲート型トランジスタ1の構造を示す上面図である。図9

においては、ゲートGのゲート幅がWとして、ゲートGそのものの長さがW a として示されている。

[0030]

さて、図2は、本実施の形態に係る半導体装置評価方法の流れを示すフローチ ・ ャートである。

[0031]

まず、設計チャネル長の異なる2つ以上の絶縁ゲート型トランジスタを用意する。なお、各トランジスタにおいては、フリンジ容量Cf、ゲートオーバーラップ容量CGDO、ゲート膜厚Tpoly、ゲート絶縁膜厚Tox、ゲート絶縁膜の誘電率 ϵox 、ゲート幅Wの各パラメータは、いずれも同じ値をとるように設計されている。

[0032]

そして、用意したトランジスタそれぞれについて、ゲート容量Cgi(iはトランジスタに付与した番号を表す、以下同様)、実効チャネル長Leffiおよびフリンジ容量Cfを、電気的測定および/または計算により求める(ステップS01)。ここで、ゲート容量Cgとはゲートと基板との間の容量のことを指し、図1を用いて説明すれば、各静電容量の並列接続したものに等価である。すなわち、

[0033]

【数1】

 $Cg = \{CGC+2 (CGDO+Cf)\} W$

[0034]

の関係を有する。なお、係数の2はソース/ドレイン両側を考慮したものである。また、ここで用いるCGC,CGDOおよびCfは、単位ゲート幅あたりの容量とする。

[0035]

ゲート容量Cgを求めるには、例えばLCRメータを用いればよい。具体的に

は、トランジスタ1がNチャネル型である場合、そのゲートGをLCRメータの Hi側に接続し、ソース領域Sおよびドレイン領域Dを共通にLCRメータのL ow側に接続して計測を行えばよい。また、このときボディ電極となるウェルB には接地電位GNDを与えておけばよい。

[0036]

また、実効チャネル長Leffを求めるには、公知の手法、例えば特願平10-213019に記載の技術を用いればよい。

[0037]

また、フリンジ容量Cfを求めるには、例えばデバイスシミュレーションを行 えばよい。また、次の数2より計算してもよい。

[0038]

【数2】

 $C f = (2 \cdot \epsilon \circ x / \pi) \cdot l n (1 + T p \circ l y / T \circ x)$

[0039]

この数2の出典は、Narain Arora著"MOSFET Models for VLSI Circuit Simulation Theory and Practice" p.112, Springer-Verlag Wien New York, 1993である

[0040]

なお、フリンジ容量については、各トランジスタで共通であるので、ひとつの トランジスタで求めた値を他のトランジスタに適用してもよい。

[0041]

次に、ゲート容量Cgおよび実効チャネル長Leffをグラフ上にプロットし、グラフ上で外挿することによりゲート容量-実効チャネル長特性を求める。そして、外挿により得られるグラフ上でその傾きAと切片Bとを求める(ステップSO2)。外挿例を図3に示す。なお、この外挿は、ゲート容量Cgおよび実効チャネル長Leffを一次関数で表す線形近似により行えばよい。

[0042]

さて、切片Bについて考えてみると、実効チャネル長Leffの値がOになる

ということは、理論上は、図1においてゲート容量Cgにチャネル容量CGCが含まれなくなることを意味すると考えられる。すなわち、切片Bの値は2(CGDO+Cf)・Wである。よって、

[0043]

【数3】

$$CGDO=B/(2 \cdot W) - Cf$$

[0044]

が成り立つ。これにより、ゲートオーバーラップ容量CGDOが求められる(ステップSO3)。

[0045]

一方、傾きAは単位チャネル長あたりのゲート容量であるので、平行平板の静電容量を求める式を考慮すれば、

[0046]

【数4】

To x e f
$$f = W \cdot \epsilon \circ x / A$$

[0047]

が成り立つ。これにより、実効ゲート絶縁膜厚Toxeffが求められる(ステップS04)。

[0048]

さて、トランジスタの仕上がりゲート長Lgは、ゲート容量Cgからフリンジ 容量Cfを差し引いたものを、単位チャネル長あたりのゲート容量で割ることにより求められる。すなわち、

[0049]

【数 5 】

$$Lg = (Cgi - Cf) / A$$

[0050]

により、仕上がりゲート長しgが求められる(ステップS05)。

[0051]

このように、外挿によりゲート容量-実効チャネル長特性を求め、特性Aの傾きからゲート仕上がり長Lgを求めれば、SEMを用いる従来の場合のように目視により測定を行うのではないので、容易にゲート仕上がり長Lgを求めることができ、多数のポイントの測定を行う場合であっても、測定者は多大な時間と労苦とを強いられることはない。また、目視により測定を行うのではないので、測定者によって測定値が変動することを防止することができ、しかも、ゲートのパターンが半導体装置の表面に現れていなくともゲート仕上がり長を求めることができる。

[0052]

また、上記のように特性の外挿を線形近似により行えば、特性の傾きAを容易に求めることができ、ゲート仕上がり長を素早く求められる。また、傾きAおよび切片Bを計算することで、ゲートオーバーラップ容量CGDOおよび実効ゲート絶縁膜厚Toxeffも容易に求めることができる。

[0053]

なお、上記においては、実効チャネル長Leffを用いてゲート仕上がり長Lgの抽出を行ったが、実効チャネル長Leffに代わって設計ゲート長Ldを用いてゲート仕上がり長Lgの抽出を行ってもよい。その場合のフローを示すのが、図4である。

[0054]

まず、図2の場合と同様、設計ゲート長Ldi(iはトランジスタに付与した番号)の異なる2つ以上の絶縁ゲート型トランジスタを用意し、ゲート容量Cgiおよびフリンジ容量Cfを、電気的測定および/または計算により求める(ステップS11)。

[0055]

次に、ゲート容量Cgiおよび設計ゲート長Ldiをグラフ上にプロットし、 グラフ上で外挿することによりゲート容量-設計ゲート長特性を求める。そして 、外挿により得られるグラフ上でその傾きAを求める(ステップS12)。外挿 例を図5に示す。なお、この外挿も、ゲート容量Cgiおよび設計ゲート長Ldを一次関数で表す線形近似により行えばよい。

[0056]

さて、この場合の傾きAは単位ゲート長あたりのゲート容量であるので、数4が同様に適用でき、これにより、実効ゲート絶縁膜厚Toxeffが求められる(ステップS13)。

[0057]

そして、トランジスタの仕上がりゲート長Lgについても、数5がそのまま適用できるので容易に求められる(ステップS14)。

[0058]

さて、上記の半導体装置評価方法をコンピュータを用いて実現することができる。図6は、本実施の形態に係る半導体装置評価装置の構成を示す図である。この半導体装置評価装置は、ユーザーからの情報の入力を受けるキーボードやマウス等の入力部4と、ユーザーへの情報の出力を受けるディスプレイやプリンタ等の出力部5と、被測定物1の特性を測定するための測定装置2と、各部を制御する制御部3とを備えている。なお、制御部3は、ROM (Read Only Memory) およびRAM (Random Access Memory) 等が接続された一般的なCPU (Central Processing Unit) 内において所定のソフトウェアプログラムによって動作する機能部品である。

[0059]

またさらに、この半導体装置評価装置は、実効チャネル長Leffを例えば特願平10-213019に記載の技術を用いて計算するLeff抽出部11、フリンジ容量Cfを例えば数2を用いて計算するCf計算/抽出部10、ゲート容量Cgー実効チャネル長Leff特性をグラフにプロットして外揮を行い、傾きAおよび切片Bを自動的に計算するCgーLeff特性の傾きA,切片B計算部9、ゲートオーバーラップ容量CGDOを計算するCGDO抽出部8、実効ゲート絶縁膜厚Toxeffを計算するToxeff抽出部7、そしてゲート仕上がり長Lgを計算するLg抽出部6をも備えている。

[0060]

Leff抽出部11、Cf計算/抽出部10、Cg-Leff特性の傾きA,切片B計算部9、CGDO抽出部8、Toxeff抽出部7、およびLg抽出部6はいずれも、上記制御部3と同様の機能部品としてもよいし、あるいは、計算能力に優れたDSP(Digital Signal Processor)であってもよい。

[0061]

図2に示した各ステップが、この半導体装置評価装置においてどのように行われるのか、以下に説明する。

[0062]

まず、ステップS01が行われるために、測定装置2から、ゲート容量Cgiの測定結果が入力され、入力部4を介してユーザーから実効チャネル長Leffiおよびフリンジ容量Cfの算出に必要な情報(ゲート膜厚Tpoly、ゲート絶縁膜厚Tox、ゲート絶縁膜の誘電率 ε ox、ゲート幅Wなど)が入力される。入力された各情報は、制御部3によって適宜、必要とされる部分に送られる。例えばCf計算/抽出部10には、ゲート膜厚Tpoly、ゲート絶縁膜厚Tox、ゲート絶縁膜の誘電率 ε οxの各情報が入力され、数2の計算がCf計算/抽出部10において行われる。

[0063]

次に、ステップS02が行われるために、ゲート容量Cgiおよび実効チャネル長Leffiの情報が制御部3により、CgーLeff特性の傾きA,切片B計算部9に送られる。そして、ゲート容量-実効チャネル長特性がグラフのプロッティングおよび外挿により求められ、傾きAおよび切片Bが計算される。

[0064]

そして、ステップS03~S05が行われるために、CGDO抽出部8、Toxeff抽出部7、およびLg抽出部6のそれぞれに、傾きAや切片Bなどの各パラメータが入力される。そして、各部はパラメータを計算し、制御部3に値を返して、制御部3はその値を出力部5に出力する。

[0065]

なお、図4の各ステップも、図6と同様の半導体装置評価装置で実現される。 その場合は、図6中のLeff抽出部11およびCGDO抽出部8が省略され 、入力部4からは設計ゲート長Ldが入力される。そして、Cg-Leff特性の傾きA,切片B計算部9の代わりに、ゲート容量-設計ゲート長特性の傾きAを算出する計算部(図示は省略)を設ければよい。

[0066]

なお、上記の半導体装置評価方法をコンピュータを用いて実現する際に作成されるプログラムは、単独で、若しくは予めコンピュータに備えられたプログラムと相俟って実行されるが、コンピュータ読み取り可能な記録媒体に記録させることができる。

[0067]

なお、図7に、本実施の形態に係る半導体装置評価方法を用いて抽出したゲート仕上がり長と、従来のSEMで測定したゲート仕上がり長との比較結果の一例を示す。図7においては、横軸に測定サンプル番号を、縦軸にゲート仕上がり長しgをそれぞれとり、グラフDT1はSEMの測定結果を、グラフDT2は本実施の形態の算出結果を、それぞれ示している。

[0068]

図7から分かるように、本実施の形態の算出結果はSEMの測定結果に極めて近いと判断できる。よって、従来は一つ一つのサンプルの目視を行うことにより測定値の精度を得ていたが、本実施の形態では電気的測定や計算を行うのみで素早く、従来と同等の精度を得ることができる。

[0069]

さて、本実施の形態に係る半導体装置評価方法を、半導体装置の製造管理に応用することで、容易に製造条件のチェックおよび見直しが行える半導体装置製造管理方法をも実現できる。

[0070]

図8に、上記の半導体装置評価方法を製造管理に応用した半導体装置製造管理方法のフローチャートを示す。この半導体装置製造管理方法によれば、半導体製品の製造(ステップS101)の後、インラインで実効ゲート絶縁膜厚Toxe ffやゲート仕上がり長Lg等の測定が行われる(ステップS102)。このステップS102において、上記の半導体装置評価方法が採用される。

[0071]

そして、測定された各パラメータはデータベース化され(ステップS103)、また、製品としての規格に合致しているかどうか判断される(ステップS104)。規格に合致しておれば、ステップS101での半導体製品製造工程において問題がなかったと考えられるが、規格に合致しなかった場合、ステップS101における製造条件のチェックおよび見直しが必要となる。

[0072]

上記の半導体装置評価方法をステップS102で採用することにより、精度を落とさずに各パラメータの測定に要する時間の削減を図ることができ、容易に製造条件のチェックおよび見直しが行えるようになる。

[0073]

なお、本実施の形態に係る半導体装置評価方法を、半導体装置製造方法に適用できることは言うまでもない。半導体装置製造方法とする場合は、上記図8のステップS101, S102, S104を備えておればよく、ステップS104において規格に合致しなかったものを不良品として排除すればよい。この場合、不良品検査が容易に行える。

[0074]

<実施の形態2>

本実施の形態は、ゲート長(線幅Lg)の異なる複数の絶縁ゲート型トランジスタを、ゲートを抵抗として用いる複数の抵抗素子として捉え、その一部について線幅Lg、ゲート抵抗Rgおよび実効チャネル長Leffを測定し、線幅-実効チャネル長特性を得る。そして、これを用いて、複数の抵抗素子の全てについて、線幅Lgと抵抗Rgとの間の特性を求める半導体装置評価方法である。これにより、複数の抵抗素子の全てについて、正常に製造されたかどうかの検査を、容易に行うことができる半導体装置評価方法および半導体装置評価装置を実現できる。また、その評価を半導体装置の製造管理に応用することで、容易に製造条件の見直しが行える半導体装置製造管理方法をも実現できる。

[0075]

本実施の形態においても、被測定物として絶縁ゲート型トランジスタ1が採用

される。例えば近年の絶縁ゲート型トランジスタの構造においては、抵抗低減のために、ソース領域S、ドレイン領域DおよびゲートGに、シリサイド層が形成されるのが一般的である。ところが、ゲート長の微細化に伴って、シリサイド層の形成は困難となることが多い。ゲート長が短かくなり過ぎるとシリサイド層が正常に形成されず、シリサイド層に断線が生じやすいからである。

[0076]

本実施の形態においては、ゲートの抵抗値Rgと線幅Lgとの間の特性を求めるので、例えば、線幅Lgがどの程度細くなるまでシリサイド層が正常に形成されるか、などの判断を行うことができる。

[0077]

さて、図10は、本実施の形態に係る半導体装置評価方法の流れを示すフロー チャートである。

[0078]

まず、線幅Lgの異なる複数の抵抗素子(すなわち、ゲート長Lgの異なる複数の絶縁ゲート型トランジスタのゲートを抵抗として用いた素子)の一部の組について線幅Lgを測定する。この線幅Lgの測定は例えば、従来と同様、SEMを用いて行えばよい(ステップS31)。なお、各トランジスタにおいては、フリンジ容量Cf、ゲートオーバーラップ容量CGDO、ゲート膜厚Tpoly、ゲート絶縁膜厚Tox、ゲート絶縁膜の誘電率 ε ox、ゲート幅Wの各パラメータは、いずれも同じ値をとるように設計されている。

[0079]

SEMを用いる場合、上述した課題が存在するが、ここでは、複数の抵抗素子の全てについて線幅LgをSEMで測定するのではなく、複数のうち一部(ただし複数)についてその測定を行うだけであるので、上記(1)に記した課題については解決できる。

[0080]

そして、用意した複数のトランジスタ全てについて、抵抗Rgおよび実効チャネル長Leffを、電気的測定および/または計算により求める(ステップS32)。ここで、抵抗Rgとは、図9におけるゲートGの、ゲート幅方向の抵抗を

指し、細線たるゲートGの両端部に端子X、Yを設けて測定できる。

[0081]

実効チャネル長Leffについては実施の形態1の場合と同様であり、例えば特願平10-213019に記載の技術を用いて求めればよい。

[0082]

次に、ステップS31でSEM測定した一部の抵抗素子の線幅Lgと実効チャネル長Leffとをグラフ上にプロットし、グラフ上で外挿することにより線幅 ー実効チャネル長特性を求め、例えば多項式で表す(ステップS33)。外挿例を図11に示す。なお、図11の場合、外挿の結果得られた多項式は、

[0083]

【数6】

 $L_g = -2.78 Leff^2 + 1.91 Leff - 0.014$

[0084]

となった。

[0085]

そして、外挿により得られたグラフ上の各点で、複数の抵抗素子それぞれの抵抗Rgおよび実効チャネル長Leffの関係(Rg-Leff特性)を参照し、複数の抵抗素子の全てについて、線幅Lgと抵抗Rgとの間の特性(Rg-Lg特性)を求める(ステップS34)。

[0086]

このように、複数の抵抗素子の一部から得られた線幅-実効チャネル長特性を用いて、複数の抵抗素子の全てについて線幅Lgと抵抗Rgとの間の特性を求めれば、複数の抵抗素子の全てについて、正常に製造されたかどうかの検査を、容易に行うことができる。

[0087]

なお、上記においては、SEM測定した線幅Lgを用いて線幅Lgー抵抗Rg 特性を求めたが、線幅Lgについては、実施の形態1で得られたゲート仕上がり 長を用いてもよい。その場合のフローを示すのが、図12である。 [0088]

まず、実施の形態1の場合(図2または図4いずれも可)と同様にして、ゲート仕上がり長Lgを求める(ステップS41)。

[0089]

次に、複数の抵抗素子の全てについて抵抗 R g を測定する (ステップ S 4 2)

[0090]

そして、得られた抵抗Rgとゲート仕上がり長Lgとをグラフ上にプロットして、両者の間の特性を求める(ステップS43)。

[0091]

この場合も、複数の絶縁ゲート型トランジスタについて、正常に製造されたかどうかの検査を、容易に行うことができる。

[0092]

さて、上記の半導体装置評価方法をコンピュータを用いて実現することができる。図13は、図10に示した半導体装置評価方法を実現する半導体装置評価装置の構成を示す図である。この半導体装置評価装置は、ユーザーからの情報の入力を受け持つ、キーボードやマウス等の入力部4と、ユーザーへの情報の出力を受け持つ、ディスプレイやプリンタ等の出力部5と、被測定物1の特性を測定するための測定装置2と、各部を制御する制御部3とを備えている。なお、制御部3は、ROMおよびRAM等が接続された一般的なCPU内において所定のソフトウェアプログラムによって動作する機能部品である。

[0093]

またさらに、この半導体装置評価装置は、実効チャネル長Leffを例えば特願平10-213019に記載の技術を用いて計算するLeff抽出部11、例えば測定装置2からの電流-電圧(I-V)データから抵抗Rgを測定するRg測定部12、抵抗-実効チャネル長特性を求めるRgーLeff特性抽出部14、線幅-実効チャネル長特性を求めるLgーLeff特性抽出部15、および、抵抗-実効チャネル長特性と線幅-実効チャネル長特性とから抵抗-ゲート仕上がり長特性を求めるRgーLg特性抽出部13をも備えている。

[0094]

Leff抽出部11、Rg測定部12、Rg-Lg特性抽出部13、Rg-Leff特性抽出部14、およびLg-Leff特性抽出部15はいずれも、上記制御部3と同様の機能部品としてもよいし、あるいは、計算能力に優れたDSPであってもよい。

[0095]

また、図14は、図12に示した半導体装置評価方法を実現する半導体装置評価装置の構成を示す図である。この半導体装置評価装置は、図13の半導体装置評価装置の一部の構成要素を有しており、測定装置2、制御部3、入力部4、出力部5、Rg測定部12およびRg-Lg特性抽出部13を備える。各部の機能は先述の通りである。上記に加えて、この半導体装置評価装置はさらに、図6に示されたLg抽出部6をも備えている。

[0096]

図10に示した各ステップが、図13の半導体装置評価装置においてどのよう に行われるのか、以下に説明する。

[0097]

まず、ステップS31が行わた場合、入力部4から被測定物1の一部の組の抵抗(ゲート)の線幅LgのSEMデータが入力される。

[0098]

次に、ステップS32が行われるために、例えば、複数の抵抗素子全てについて測定装置2によりI-Vデータが測定され、Rg測定部12において抵抗Rgが測定される。また、I-VデータよりLeff抽出部において実効チャネル長Leffも算出される。このとき、Rg-Leff特性抽出部14において、抵抗一実効チャネル長特性も作成される。

[0099]

次に、ステップS33が行われるために、上記の一部の組の抵抗の線幅Lgのデータと、対応する実効チャネル長Leffのデータとが、LgーLeff特性抽出部15に入力され、LgーLeff特性抽出部15において、線幅ー実効チャネル長特性がグラフのプロッティングおよび外挿により求められる。

[0100]

そして、ステップS34が行われるために、抵抗一実効チャネル長特性および 線幅-実効チャネル長特性がRg-Lg特性抽出部13に入力され、抵抗ーゲート仕上がり長特性が求められる。そして、Rg-Lg特性抽出部13は抵抗ーゲート仕上がり長特性を出力部5に出力する。

[0101]

なお、図12の各ステップは、図14の半導体装置評価装置で以下のように実 現される。

[0102]

まず、Lg抽出部6によりステップS41が行われる。

[0103]

次に、ステップS42が行われるために、例えば、複数の抵抗素子全てについて測定装置2によりI-Vデータが測定され、Rg測定部12において抵抗Rgが測定される。

[0104]

そして、ステップS43が行われるために、抵抗Rgとゲート仕上がり長Lgのデータから抵抗ーゲート仕上がり長特性が、RgーLg特性抽出部13において求められる。そして、RgーLg特性抽出部13は抵抗ーゲート仕上がり長特性を出力部5に出力する。

[0105]

なお、上記の半導体装置評価方法をコンピュータを用いて実現する際に作成されるプログラムは、単独で、若しくは予めコンピュータに備えられたプログラムと相俟って実行されるが、コンピュータ読み取り可能な記録媒体に記録させることができる。

[0106]

なお、図15に、本実施の形態に係る半導体装置評価方法を用いて得られた抵抗-ゲート仕上がり長特性のデータの一例を示す。図15においては、横軸にゲート仕上がり長Lgを、縦軸に抵抗Rgのシート抵抗をそれぞれとっている。

[0107]

図15から分かるように、ゲート仕上がり長Lgが0.10μm以上の場合は、各サンプルの抵抗Rgのデータは比較的まとまりがよいが、0.10μm以下のところでは各サンプルの抵抗Rgのデータが、サンプルごとにまちまちとなっている。これは、上述したように、ゲート長が短くなると、ゲートに形成されたシリサイド層が正常に形成されずに、サンプルごとに抵抗の値がばらついてしまったためと考えられる。

[0108]

このように、本実施の形態によれば、抵抗Rgとゲート仕上がり長Lgとの間の特性が求められるので、ゲート仕上がり長がどの程度短くなれば、ゲートの抵抗にばらつきが生じるのか評価することができる。

[0109]

なお、図15において、0.10μm以上の各データ点の塊が一次関数的に延びているのは、ゲート仕上がり長が短くなるにつれて、シリサイド層が丸みを帯びて設計値よりは拡大して形成されるため、短くなるほどその抵抗値が下がることが理由である、と考えられる。

[0110]

さて、本実施の形態に係る半導体装置評価方法も、図8に示した半導体装置製造管理方法に応用できる。その場合は、ステップS102において、Toxeff, Lgのインライン測定に代わって、「抵抗ーゲート仕上がり長特性の検証」を行うようにすればよい。

[0111]

こうすることで、容易に製造条件のチェックおよび見直しが行える半導体装置 製造管理方法が実現できる。

[0112]

また、同様にして本実施の形態に係る半導体装置評価方法を適用した半導体装置製造方法も得られ、これにより不良品検査が容易に行える半導体装置製造方法が実現できる。

[0113]

【発明の効果】

請求項1に記載の発明によれば、外揮によりゲート容量-実効チャネル長特性を求め、特性の傾きからゲート仕上がり長を求める。よって、SEMを用いる従来の場合のように目視により測定を行うのではないので、容易にゲート仕上がり長を求めることができ、多数のポイントの測定を行う場合であっても、測定者は多大な時間と労苦とを強いられることはない。また、目視により測定を行うのではないので、測定者によって測定値が変動することを防止することができ、しかも、ゲートのパターンが半導体装置の表面に現れていなくともゲート仕上がり長を求めることができる。

[0114]

請求項2に記載の発明によれば、実効チャネル長Leffの代わりに設計ゲート長Ldを用いてゲート仕上がり長Lgを求める。この場合も請求項1に係る発明と同様の効果がある。

[0115]

請求項3に記載の発明によれば、特性の外挿を線形近似により行う。よって、 特性の傾きAを容易に求めることができ、ゲート仕上がり長を素早く求められる

[0116]

請求項4に記載の発明によれば、ゲートオーバーラップ容量CGDOも容易に求めることができる。

[0117]

請求項5に記載の発明によれば、実効ゲート絶縁膜厚Toxeffも容易に求めることができる。

[0118]

請求項6に記載の発明によれば、請求項1ないし請求項5のいずれかに記載の 半導体装置評価方法をコンピュータに実行させることができる。

[0119]

請求項7に記載の発明によれば、請求項1に係る半導体装置評価方法を実現する評価装置が得られる。

[0120]

特2001-138712

請求項8に記載の発明によれば、請求項2に係る半導体装置評価方法を実現する評価装置が得られる。

[0121]

請求項9に記載の発明によれば、請求項3に係る半導体装置評価方法を実現する評価装置が得られる。

[0122]

請求項10に記載の発明によれば、請求項4に係る半導体装置評価方法を実現 する評価装置が得られる。

[0123]

請求項11に記載の発明によれば、請求項5に係る半導体装置評価方法を実現 する評価装置が得られる。

[0124]

請求項12に記載の発明によれば、複数の抵抗素子の一部から得られた線幅-実効チャネル長特性を用いて、複数の抵抗素子の全てについて線幅Lgと前記抵 抗Rgとの間の特性を求める。よって、複数の抵抗素子の全てについて、正常に 製造されたかどうかの検査を、容易に行うことができる。

[0125]

請求項13に記載の発明によれば、請求項1または請求項2に記載の半導体装置評価方法で得られたゲート仕上がり長Lgを利用して、ゲート仕上がり長Lg と抵抗Rgとの間の特性を求める。よって、複数の絶縁ゲート型トランジスタについて、正常に製造されたかどうかの検査を、容易に行うことができる。

[0126]

請求項14に記載の発明によれば、請求項12または請求項13に記載の半導体装置評価方法をコンピュータに実行させることができる。

[0127]

請求項15に記載の発明によれば、請求項12に係る半導体装置評価方法を実現する評価装置が得られる。

[0128]

請求項16に記載の発明によれば、請求項13に係る半導体装置評価方法を実

現する評価装置が得られる。

[0129]

請求項17に記載の発明によれば、判定ステップでの判定結果を半導体装置の 製造条件の見直しに利用する。よって、容易に製造条件のチェックおよび見直し が行える。

[0130]

請求項18に記載の発明によれば、不良品検査が容易に行える。

【図面の簡単な説明】

- 【図1】 被測定物たる絶縁ゲート型トランジスタの構造を示す断面図である。
- 【図2】 実施の形態1に係る半導体装置評価方法を示すフローチャートである。
 - 【図3】 ゲート容量-実効チャネル長特性を示す図である。
- 【図4】 実施の形態1に係る半導体装置評価方法の変形例を示すフローチャートである。
 - 【図5】 ゲート容量-実効チャネル長特性を示す図である。
 - 【図6】 実施の形態1に係る半導体装置評価装置を示す図である。
- 【図7】 SEMによる測定結果と実施の形態1に係る半導体装置評価方法により得られた算出結果とを示す図である。
- 【図8】 実施の形態1に係る半導体装置評価方法を応用した半導体装置製造管理方法を示すフローチャートである。
- 【図9】 被測定物たる絶縁ゲート型トランジスタの構造を示す上面図である。
- 【図10】 実施の形態2に係る半導体装置評価方法を示すフローチャートである。
 - 【図11】 線幅-実効チャネル長特性を示す図である。
- 【図12】 実施の形態2に係る半導体装置評価方法の変形例を示すフローチャートである。
 - 【図13】 実施の形態2に係る半導体装置評価装置を示す図である。

特2001-138712

- 【図14】 実施の形態2に係る半導体装置評価装置を示す図である。
- 【図15】 実施の形態2に係る半導体装置評価方法により得られたゲート 仕上がり長Lgと抵抗Rgとの間の特性を示す図である。


【符号の説明】

1 被測定物、2 測定装置、3 制御部、4 入力部、5 出力部、6 Lg抽出部、7 Toxeff抽出部、8 CGDO抽出部、9 Cg-Leff特性の傾きA,切片B計算部、10 Cf計算/抽出部、11 Leff抽出部、12 Rg測定部、13 Rg-Lg特性抽出部、14 Rg-Leff特性抽出部、15 Lg-Leff特性抽出部、Cf フリンジ容量、CGDO ゲートオーバーラップ容量、Leff 実効ゲート長、Ld 設計ゲート長、Lgゲート仕上がり長、Toxeff 実効ゲート絶縁膜厚、W ゲート幅。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 多数のポイントの測定を行う場合であっても多大な時間と労苦とを要せず、かつ、測定者による測定値の変動が防止でき、かつ、ゲートパターンが半導体装置の表面に現れていない場合でもゲート仕上がり長の測定を行うことが可能な半導体装置評価方法および半導体装置評価装置を提供する。また、その評価を半導体装置の製造管理に応用した半導体装置製造管理方法をも提供する。

【解決手段】 チャネル長の異なる複数の絶縁ゲート型トランジスタの、実効チャネル長Leff、ゲート容量Cg、フリンジ容量Cfを、電気的測定および/または計算により求める。そして、ゲート容量Cgおよび実効チャネル長Leffをグラフ上で外挿することによりゲート容量-実効チャネル長特性を求め、特性の傾きAを計算し、複数の絶縁ゲート型トランジスタそれぞれのゲート仕上がり長LgをLg=(Cg-Cf)/Aとして求める。

【選択図】 図2

出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社